一种机载适航图形显示处理单元的设计与实现

打开文本图片集

摘要：目前，我国的通用飞机及其机载航电系统起步阶段大多依赖国外先进技术或者引进国外具有知识产权保护的成熟产品，并由此消化吸收，进而开发出拥有自主知识产权和创新的产品和技术，从目前我国相关技术发展的成熟度来看，通用飞机航电系统的主要问题是设备和系统的适航认证性问题，因此论文基于适航认证的要求，提出了一种基于FPGA的图形显示方案，该方案利用FPGA实现对显示数据的简单处理和视频接口等功能，而其中图形的渲染、字符叠加以及OpenGL等图形加速功能均利用航电IPC的CPU完成。该方案具有开发难度低、适航认证难度最小、开发速度快等特点，是满足目前快速抢占通飞航电市场领域的较好方案之一。

关键词：适航认证;通用飞机机载航电系统;图形显示方案;嵌入式;设计实现

中图分类号：TP368.2  文献标识码：A

文章编号：1009-3044（2019）18-0257-04

Abstract： At present， the general aircraft and its airborne avionics system mostly rely on foreign advanced technology or the introduction of foreign mature products with intellectual property protection in our country.The products and technologies with independent intellectual property rights and innovation are developed by digesting and absorbing the technology. From the maturity of China"s current technology development， the main problem of the general aircraft avionics system is the airworthiness certification of equipment and systems. Therefore， based on the requirements of airworthiness certification， a graphic display based on FPGA is proposed. The solution uses the FPGA to implement functions such as simple processing of display data and video interface. Graphics rendering， character overlay， and graphics acceleration functions such as OpenGL are all done using the avionics IPC CPU. The scheme has the characteristics of low development difficulty， minimum difficulty of airworthiness certification， and rapid development speed， and the design is one of the better solutions to meet the current rapid preemption of the aerospace market.

Key words： Airworthiness certification; graphic display processing unit; FPGA; embedded syste;  design and implementation

1 引言

隨着科学技术的发展，嵌入式图形系统不管是在功能上，还是在各方面性能上与通用计算机的图形系统有很大区别，这是因为嵌入式系统本身在应用领域、应用范围、应用环境等方面具有其特殊性。根据IEEE 的定义，嵌入式系统是指控制、监视、或辅助设备、机器甚至工厂运作的装置，它是软件与硬件的综合体，本身基于某些特殊用途[1]。由此可知，嵌入式系统与通用计算机平台最大的不同在于嵌入式系统的专用性。正是嵌入式系统在不同领域、甚至同一领域中的不同应用环境下的专用性使得嵌入式系统的采用也各不相同。本文研究的是机载图形显示处理单元，鉴于航空领域的特殊性，其对软件、硬件有很高的安全性要求，强调稳定、可靠，因此本文主要就设计实现满足适航的机载图形显示处理单元提出自己的设计方案与实现过程。

2 适航认证相关知识

通用飞机产品始终追求安全性、经济性、舒适性和环保性，其中安全性是设计航空飞行器的首要要求和前提[2]。政府适航当局在制定一系列适航法规的基础上，对航空飞行器的设计、制造、使用等环节进行严格的审查、监督和管理，以此保障航空飞行器的安全性[2]。常用的适航标准有DO-178B（机载软件适航标准）、DO-254C（机载硬件适航标准）及SAE ARP 4754A （民用飞机及系统研制指南）等。在适航审定过程中，申请人必须提供相应设计过程、设计文件材料来证明航空飞行器满足适航标准和要求[2]。航空飞行器设计符合适航标准的产品可以通过以下方法：

1）严格按照适航标准进行设计、研发。

2） 以适航标准为目标完成从里到外，从上到下的分层分解软硬件系统，完成软硬件系统和子系统的需求分解。

3）通过整理系统在设计、开发等过程中的设计文件、构型管理文件等材料来确认航空飞行产品软硬件的设计和制造满足适航规章的要求和确保所安装的软件满足其他适航要求和标准。

目前国内机载图形显示系统主要实现途径有：

1）通过软件模拟图形加速渲染处理的方式实现;

2）通过购买国外专用图形处理单元GPU的方式实现。

从适航角度来看，采用直接购买国外专用图形芯片GPU来作为机载图形显示系统的核心硬件，通过总线接收CPU发送的图形指令完成渲染及加速处理功能这种方式虽然快捷方便，但这种方式在适航认证过程中会碰到以下问题：图形处理芯片在适航审定中属于商用货架微处理器（COTS），对于COTS的审定，需要对其操作系统和运行在其之上的软件进行软件测试，以验证是否满足DO-178 B的符合性要求。这时需要申请人提供图形驱动开发的完整的设计计划、系统需求、软件架构控制计划和测试用例以及全部源代码。图形处理芯片厂商不可能专门无条件为航电项目提供完整的适航审定材料，如果需要厂家提供相应的技术支持、开发全部源代码和提供生命开发周期资料，需要付出昂贵的成本购买其知识产权，这无疑会大大增加项目成本。

而选择基于FPGA的图形显示单元在适航认证过程中就不会碰到上述问题，这是由于FPGA 在适航认证中属于可编程电子硬件器件，只需按要求提交的合格审定资料中列出使用的每一项可编程电子硬件器件，说明使用的任何架构和/或减缓技术、硬件设计保证等级及其设定的缘由、以及设计保证策略建议等内容就可以通过适航认证，并且自主研发不依赖于国外先进技术有效打开技术壁垒，很有意义。

3 图形显示处理单元的设计及实现

3.1  图形显示处理单元的分析

在进行图形显示处理单元硬件设计实现过程中，需提前考虑以下关键问题：

3.1.1 显存

在Linux系统中，显存可以由共享内存和独立显存这两种方式实现。其中共享内存指的是，显示处理单元在工作时，通过占用部分系统内存来实现显存。独立显存是指显示处理单元独立显卡自己提供存储空间，无须占用系统内存。

经过调研，本文采用占用部分系统内存的方式来实现显存。为了提高数据传输的可靠性以及避免图像数据在传输过程中出现读写冲突，在显示处理单元上使用FPGA片上RAM作为缓冲区，并通过乒乓操作实现数据的实时传输。

3.1.2总线接口

FPGA与主板PowerPC通过高速传输总线进行传输，在这里本文对PowerPC架构中支持的高速传输总线接口进行对比分析，主要包括 USB、以太网、PCI-E等，根据系统功能选择最佳的高速传输总线。

相较于USB和以太网，PCI-E总线通过DMA（Direct Memory Access 直接内存访问）进行数据传输，能实现存储空间和外设的高速传输，且支持纠错重传机制，扩展性更好。目前PCI-E在FPGA板上的开发实现有多种方式，可以选取通用的PCI-E桥接芯片接口芯片实现，通过FPGA内部实现逻辑控制。该方式优点是设计简单、大大降低驱动开发难度，但是这种方式缺乏可配置性和灵活性。另一种方式是通过FPGA提供的PCI-E IP核实现。該方式充分利用FPGA集成度高、可配置性强等特点来发挥接口性能。因此结合总线接口的开发以及适航认证综合考虑，PCI-E 总线协议是本文选定的传输总线。

3.1.3 FPGA器件选型

本文在综合考虑传输速度、可扩展性与可升级性等因素后，选择通过FPGA内部的PCI-E IP核实现PCI-E接口电路。利用 PCI-E IP 核实现的PCI-E 接口电路提供了 DMA 的实现方式，通过配置特定寄存器与编辑 FPGA 程序即可实现数据的高速传输。

由于本系统中需要实现 PXI Express协议，所以选用的FPGA应该具有PCI Express硬核，在FPGA主流厂商Altera和Xilinx的产品中有多个型号FPGA中含有PCI Express硬核。在Altera的Arria V系列、Stratix V系列和Cyclone V系列的芯片中都支持PCI Express硬核，而在Xilinx公司的Virtex-5系列、Viretex-6系列以及Virtex-7系列中也都支持PCI Express硬核。

从硬件成本考虑，Stratix V系列、Arria V系列以及Virtex-7系列由于价格较高，不在考虑范围之内。Cyclone V GX系列拥有高达3.125Gb/s 的收发器，相较于Virtex-5系列的1.25Gb/s的差分接口有更高的速度，且拥有丰富的逻辑资源，价格比Virtex-5系列要低很多。因此论文选用了Altera公司的Cyclone V GX系列FPGA 作为主控芯片，芯片片内逻辑资源丰富，支持较高的时钟频率，可以很好满足系统需求，并且具有一定的升级空间，支持400MHz DDR3和PCI Express硬核IP模块的多功能硬核存储器控制器等，通过对PCI-E IP核的定制可以高效地实现 PCI-E接口电路[3]。

3.2 系统架构与组成

基于此，提出利用FPGA实现对显示数据的简单处理和视频接口等功能，而其中图形的渲染、字符叠加以及OpenGL等图形加速功能均利用航电IPC的CPU完成的图形显示处理单元方案，设计的图形显示单元硬件架构如图1所示：

FPGA实现PCI-E总线功能与主板P2020通信以及实现将显存数据读取到FIFO中，FIFO中显存数据通过LVDS_TX接口发送模块输出LVDS信号送到显示器内进行实时显示;电源管理模块用于给图形显示卡各功能模块供电;整个板子上有时钟控制模块驱动图形显示卡各功能模块。

3.2.1 数据缓冲FIFO设计

为保证提高传输速率，在FPGA中通过乒乓操作实现图像数据的同时读写，保证FPGA与P2020接口处数据的不间断，并通过PCI-E接口协议实现FPGA与P2020的高效率通信。

如图2 所示，显示数据流通过“输入数据选择控制”模块送入两个数据缓冲区中。在第1个数据缓冲周期，将输入的数据流缓存到“数据缓冲1”模块。在第2个缓冲周期，“输入数据选择控制”模块将输入的数据流缓存到“数据缓冲2”模块中的同时，“输出数据选择控制”模块将“数据缓冲1”模块第1个周期缓存的数据流送到“后续处理”模块进行后续的数据处理。在第3个缓冲周期，在“输入数据选择控制”模块的再次切换后，输入的数据流缓存到“缓冲数据1”模块，与此同时，“输出数据选择控制”模块也做切换，将“数据缓冲2”模块缓存的第2个周期的数据送到“后续处理”模块，如此循环[4，5，6]。

3.2.2 基于FPGA的PCI-E接口设计

由于本文选取的FPGA型号是Cyclone V FPGA系列，内含2个PCI-E硬核，可以直接通过FPGA内嵌得PCI-E核实现PCI-E接口电路[6]。用户可以直接通过Quartus Prime 15.1来定制PCI-E核，主要设置以下参数：链路个数、最大数据传输速率、定制的PCI-E IP 核种类、参考时钟频率、PCI-E版本。设置界面如图3所示[7]：

3.2.3 基于FPGA的LVDS接口发送模块设计

Quartus II软件的MegaWizard Plug-In Manager管理器提供了针对LVDS信号处理的IP核，包括LVDS发送核（Altlvds_tx）与LVDS接收核（Altlvds_rx）。可以调用其IP核Altlvds_tx，即 LVDS 接口发送模块。此模块将以并行方式输入的 TTL 电平数据信号转换成串行的 LVDS 信号输出[8]。

首先，需要将 LVDS 模块设置为发送模式，即将左端输入的并行 tx_in 信号转化为串行的 tx_out 信号输出。调整发送模式后，还需要设置通道数和串行化因子，以此保证后续的正确输出。在这里，通道数限定了后续输出数据的位数，根据实际需要可以设定不同的数字以保障实际使用的准确性。串行化因子表示处理后会将输入数据分几次进行输出，也需要根据实际的数据来自主确定。

以输入 28位的并行数据为例，如果想要这个数据输出串行的4位数据，并分7次输出，需要将通道数设置为4，串行化因子设置为7，最终整体数据设置为 4 channels *7。在此设定的基础上，若输入数据时钟为81MHz，输出的数据率会为输入的7倍，也就是567Mbps。图6为信号输出仿真波形图，图7部分代码贴图。

4 结论

本文通过对适航认证的研究，提出了一种基于FPGA的图形显示方案，该方案利用FPGA实现对显示数据的简单处理和视频接口等功能，而其中图形的渲染、字符叠加。以及OpenGL等图形加速功能均利用航电IPC的CPU完成。该方案具有开发难度低、适航认证难度最小、开发速度快等特点，是满足目前快速抢占通飞航电市场领域的较好方案之一。

参考文献：

[1] 何立民.嵌入式系统的定义与发展历史[J].单片机与嵌入式系统应用，2004（1）：6-8.

[2] 蔡喁，郑征，蔡开元.机载软件适航标准DO-178B/C研究[M].上海交通大学出版社，2013：8-11.

[3] 王连忠.基于端到端的PXIe数据采集及存储系统研制[D].哈尔滨工业大学.2014：13.

[4] 陆浩，王振占，高国兴等.基于FPGA的多功能图像处理系统设计[J].微电子学与计算机，2011， 28（12）：107-110.

[5] 巩凡工.图像互相关匹配协处理器逻辑设计与实现[D].北京工业大學，2013：28

[6] 王智，罗新民.基于乒乓操作的异步FIFO设计及VHDL实现[J].电子工程师，2005，31（6）：13-16.

[7] 解春辉.基于PCIE总线的图像数据传输系统设计[D].西安电子科技大学，2015：48-50

[8] 陈莹，高双成.基于FPGA的LVDS接口应用[J].电子科技，2012， 25（1）：8.

【通联编辑：梁书】